我們的空腔鍵合SOI解決方案使客戶能夠利用—
CSOI(Cavity-SOI,腔體SOI)是在SOI基礎(chǔ)上又進(jìn)一步發(fā)展而來的一種基底形式。CSOI是將器件原本需要背面刻蝕出的懸空結(jié)構(gòu),在SOI制造過程中就做進(jìn)去,形成腔體的形式。
對于需要小孔徑背腔釋放的器件,例如PMUT來說,這是一個極大的工藝改良。相比于從SOI背 面進(jìn)行數(shù)百μm的深硅刻蝕,一系列的刻蝕工藝會帶來性能不穩(wěn)定、一致性差異等問題。而CSOI 在底硅刻蝕的深度只有最多幾十μm,工藝誤差小,腔體陡直度高。并且由于制造過程的真空環(huán) 境,做出來的腔體也是真空密閉的。這對于需要隔離空氣振動的聲學(xué)應(yīng)用來說,是天然的真空腔體。
CSOI的基本結(jié)構(gòu)
CSOI的制造工藝前面的工藝和SOI相同,
(a.) 雙拋硅晶圓。
(b.) 雙面熱氧。
(c.) 隨后對埋氧層進(jìn)行圖形化,器件背面的腔體圖形,包括對準(zhǔn)標(biāo)記都在此時完成圖形化。
(d.) 接著刻 蝕底硅上層,由于刻蝕深度很小,通常在幾μm到幾十μm,因此其陡直度和開口尺寸的精度都得 以保證。后面的工藝就又和SOI相同了,
(e.) 頂硅晶圓的真空鍵合。
(f.) 減薄和拋光。
制造工藝流程
從制造過程可以看出,CSOI的腔體是做在底硅上的,而頂硅層是完整的。因此,這里可以得到 CSOI的另一個優(yōu)點(diǎn),在內(nèi)部已做空腔的情況下,外部仍然保持整晶圓的完整性,這使得CSOI依 然可以作為生?各種材料的完整襯底。即使是PZT這樣對襯底平整度、粗糙度要求較高的壓電材 料,CSOI也兼容其制造工藝。
Parameter | Specification Range |
Wafer Diameter | 100, 125, 150 mm |
Handle Layer Specifications | |
Handle Thickness | 200–1100 µm |
Handle Thickness Tolerance | ±5 µm |
Stack Thickness | 280–1150 µm |
Dopant Type | N or P |
Doping | N type: Phos, Red Phos, Sb & As |
P type: Boron | |
Resistivity | ≤0.001 – ≥10000 ?-cm |
Growth Method | CZ, MCZ or FZ |
Crystal Orientation | <100>, <111> or <110> |
Backside Finish | Lapped/Etched or Polished |
Buried Oxide Specifications | |
Thermally Oxidised Buried OxideThickness | 0.2 – 4.0 µm grown on Handle, Device or both wafers |
Device Layer Specifications | |
Device Layer Thickness | ≥1.5 µm |
Tolerance | ± 0.5 µm |
Dopant Type | N or P |
Doping | N type: Phos, Red Phos, Sb & As |
P type: Boron | |
Resistivity | ≤0.001 – ≥10000 ?-cm |
Growth Method | CZ, MCZ or FZ |
Crystal Orientation | <100>, <111> or <110> |
Buried Layer Implant | N type or P type |
Membrane Thickness/SOI Thickness | >2 µm |
Membrane Tolerance | ± 0.5 µm |
Cavity Span: Membrane Thickness | <50:1 µm (dependent on design) |
Minimum Bonding Size Features | 20 µm |
Alignment Accuracy of Cavity to Alignment Marks | ± 3 µm |
Cavity Depth | 1-30 µm @ +/-10% |
31-300 µm @ +/-20% | |
Cavity Location | Handle, Device or Buried Oxide |
應(yīng)用